你的位置:首頁 > 互連技術(shù) > 正文

PCB的抑制電磁干擾設(shè)計

發(fā)布時間:2012-03-01

中心議題:
  • PCB的抑制電磁干擾設(shè)計
解決方案:
  • 采取一些措施設(shè)法抑制干擾強度
  • 提高單元電路本身的抗干擾能力

印制板的設(shè)計是制作電子產(chǎn)品的重要一環(huán),隨著電子技術(shù)的飛速發(fā)展,PCB的密度越來越高,PCB設(shè)計的好壞對抗干擾能力影響很大。如果設(shè)計不合理會產(chǎn)生電磁干擾,使電路性能受到影響,甚至無法正常工作。

一、電磁干擾主要有

1、平行導(dǎo)線之間存在電感效應(yīng),電阻效應(yīng),電導(dǎo)效應(yīng),互感效應(yīng)。一根導(dǎo)線上的變化電流必然影響另一根導(dǎo)線,從而產(chǎn)生干擾。

2、印制板上的印制導(dǎo)線,板外連接導(dǎo)線甚至元器件引線都可能成為發(fā)射或接收干擾信號的天線。這在高頻電路的印制板設(shè)計中尤其不可忽視。

3、電路中磁性元件,如揚聲器、電磁鐵、永磁表頭等產(chǎn)生的恒定磁場以及變壓器、繼電器等產(chǎn)生的突變磁場,對印制板也會產(chǎn)生影響。

二、抑制電磁干擾的方法


電磁干擾無法完全避免,但在設(shè)計印制板時可采取一些措施設(shè)法抑制干擾強度,提高單元電路本身的抗干擾能力,避免或減少干擾。

1、容易受干擾的導(dǎo)線布設(shè)要點

通常低電平、高阻抗端導(dǎo)線容易受干擾,布線時應(yīng)越短越好:輸入、輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行,最好加線間地線,以免發(fā)生反饋耦合。平行線效應(yīng)與長度成正比,按信號去向順序布線,忌迂回穿插。遠離干擾源,盡量遠離電源線,高電平導(dǎo)線:實在躲不開干擾源時,不能與之平行走線,雙面板交又通過,單面板飛線過渡。如圖1所示。

2、避免導(dǎo)線成環(huán)

印制板上環(huán)形導(dǎo)線相當于單匝線圈或環(huán)形天線,使電感效應(yīng)和天線效應(yīng)增強。布線時盡可能避免成環(huán)型面積。如圖2所示。
[page]
3、反饋布線要點


反饋元件和導(dǎo)線連接輸入和輸出,布線不當容易引入干擾。
如圖3所示放大電路,由于反饋導(dǎo)線越過放大器基極電阻??赡墚a(chǎn)生寄生耦合,影響電路工作。圖4所示電路的布設(shè)將反饋元件置于中間,輸出導(dǎo)線遠離前級元件,避免干擾。
4.設(shè)置屏蔽地線

印制板內(nèi)設(shè)置屏蔽地線有以下幾種形式:

(1)大面積屏蔽地線


如圖5所示,屏蔽地線不能作信號地線,只能作屏蔽用。

(2)專置地線環(huán)

如圖6所示,環(huán)繞在輸入信號線布設(shè)地線,避免輸入線受干擾。這種屏蔽地線可以單側(cè)、雙側(cè),也可在另一層。

(3)屏蔽線

高頻電路中,印制導(dǎo)線分布參數(shù)對信號影響大,且不容易進行阻抗匹配,可局部使用專用屏蔽線連接,如圖7所示。

電容引線不能太長,尤其是高頻旁路電容不能有引線。此外,還應(yīng)注意:

(1)在印制板中有接觸器、繼電器、按鈕等元件時,操作時均會產(chǎn)生較大火花放電,必須采用RC電路來吸收放電電流。一般R取1~2K,C取2.2~4.7μF。

(2)CMOS電路的輸入阻抗很高,且易受感應(yīng),因此在使用時對不用端要接地或接正電源。
印制線路板是電子產(chǎn)品最基本的部件,印制線路板的干擾抑制是一個技巧性很強的工作,同時,也需要大量的經(jīng)驗積累。只要我們在設(shè)計中遵循一些規(guī)則,注意經(jīng)驗和技術(shù)的積累和總結(jié),一定能設(shè)計出性能優(yōu)良的PCB板。
要采購導(dǎo)線么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉