現(xiàn)可使用免執(zhí)照的頻譜5 GHz，而且無需提供視線(LOS)路徑。但是其帶寬有限，而且由于大流量和寬帶天線，無疑會受到該頻譜其他用戶的干擾。

 

對于滿足容量需求所需的數(shù)以千計的室外蜂窩，60 GHz通信鏈路正在成為提供此類回程鏈路的有力競爭者。該頻譜也屬于免執(zhí)照頻段，但與6 GHz以下的頻率不同，它包含高達9 GHz的可用帶寬。此外，高頻允許窄而集中的天線場型，可在一定程度上提高抗干擾性，但它需要LOS路徑。

 

基于FPGA和基于SoC的調制解調器越來越多地用于各種無線回程解決方案，這是因為使用這種調制解調器的平臺模塊化且可定制，從而能夠降低OEM的總成本。對于這些鏈接的無線電部分，收發(fā)器已集成在基于硅的IC中，并且封裝為低成本的表貼器件。

 

可使用商用器件構建完整的60 GHz雙向數(shù)據(jù)通信鏈路，如圖1中的解決方案所示。該設計由Xilinx和Hittite微波公司(現(xiàn)為ADI公司的下屬公司)研發(fā)，包括Xilinx調制解調器和ADI毫米波無線電。該鏈路滿足小型蜂窩回程市場的性能和靈活性要求。

 

圖1. 完整雙向數(shù)據(jù)通信鏈路的高級框圖

 

如圖1所示，創(chuàng)建鏈路需要兩個節(jié)點。每個節(jié)點都包含一個發(fā)送器(帶調制器)及其關聯(lián)的模擬發(fā)送器鏈、一個接收器(帶解調器)及其關聯(lián)的模擬接收器鏈。

 

調制解調卡與模擬和分立式器件集成。它包含以數(shù)字方式實施的振蕩器，能夠確保頻率合成的精度，并且所有數(shù)字功能均在FPGA或片上系統(tǒng)(SoC)上執(zhí)行。這種單載波調制解調器內核可支持從QPSK到256 QAM的調制，通道帶寬高達500 MHz，能夠實現(xiàn)高達3.5 Gbps的數(shù)據(jù)速率。該調制解調器還可同時支持頻分雙工(FDD)和時分雙工(TDD)傳輸方式。穩(wěn)健可靠的調制解調器設計方法能降低本振的相位噪聲影響。為改善性能和鏈路預算，內置 強大的低密度奇偶校驗(LDPC)編碼。

 

 

毫米波調制解調器可幫助基礎設施供應商為其無線回程網(wǎng)絡開發(fā)靈活且成本優(yōu)化的可定制鏈路。它具有完全自適應、低功耗、小尺寸特性，可用于部署室內和全室外點對點鏈路以及點對多點微波鏈路。借助該解決方案，運營商能夠構建可擴展、現(xiàn)場可升級的系統(tǒng)。

 

圖2詳細說明在基于SoC的解決方案中實施的數(shù)字調制解調器。平臺的可擴展處理系統(tǒng)(PS)位于可編程邏輯(PL)旁，包含雙ARM®Cortex®-A9內核，后者帶有集成式存儲器控制器和供外設使用的多標準I/O。

 

圖2. 用于無線調制解調器應用的所有可編程SoC

 

該SoC平臺用于執(zhí)行各項數(shù)據(jù)和控制功能并實現(xiàn)硬件加速。圖2所示的是集成式毫米波調制解調器以及配套的PHY、控制器、系統(tǒng)接口和包處理器。但是，用戶可以根據(jù)所需的架構插入、更新或移除不同的模塊。例如，用戶可以選擇實施XPIC組合器，這樣可以將該調制解調器與另一個調制解調器以交叉極化模式配合使用。解決方案在PL中實施，使用SERDES和I/O作為各個數(shù)據(jù)路徑的接口，比如調制解調器與包處理器之間的接口、包處理器和存儲器之間的接口、調制解調器彼此之間的接口或DAC/ADC的接口。

 

該調制解調器IP的一些其他重要特性包括：通過自適應編碼和調制(ACM)功能保持鏈路連續(xù)工作的自動無損和無誤狀態(tài)切換、可改善RF功率放大器效率和線性的自適應數(shù)字閉環(huán)預校正(DPD)、能夠保持時鐘同步的同步以太網(wǎng)(SyncE)以及里德-所羅門或LDPC前向糾錯(FEC)。FEC根據(jù)電路要求選擇。LDPC FEC是無線回程應用的默認選擇，而對于去程等低延時應用而言，ReedSolomon FEC則更加適合。

 

LDPC實施方案經高度優(yōu)化，并利用FPGA并行性幫助編碼器和解碼器完成計算。這可顯著改善SNR。您可通過改變LDPC內核的迭代數(shù)量來應用不同級別的并行性，進而優(yōu)化解碼器的尺寸和功耗。此外，您還可根據(jù)通道帶寬和吞吐量約束條件為設計建模。

 

該調制解調器解決方案還配備用于顯示和調試的圖形用戶界面(GUI)，并可提供通道帶寬選擇、調制方式選擇等高級功能以及硬件寄存器設置等低級功能。為讓圖1所示的解決方案實現(xiàn)3.5 Gbps的吞吐量，該調制解調器IP需要以440 MHz的時鐘速率運行。它將五個千兆位收發(fā)器(GT)用于連接接口，以支持ADC和DAC，并把另外一些GT用于10 GbE有效載荷或CPRI接口。

 

 

ADI針對小型蜂窩回程應用，優(yōu)化了其在該設計中使用的第二代硅鍺(SiGe) 60 GHz芯片組。發(fā)送器芯片是一款完整的模擬基帶轉毫米波上變頻器。采用以250 MHz步進覆蓋57 GHz到66 GHz的改進型低相位噪聲頻率合成器，可支持至少64 QAM的調制。輸出功率已經提升到大約16 dBm線性功率，而集成式功率檢測器則可監(jiān)測輸出功率，使其不超過法定限值。

 

該發(fā)送器芯片可提供對IF和RF增益的模擬或數(shù)字控制。在使用更高階調制的情況下，有時需要模擬增益控制，因為對幅度調制而言，離散增益改變可能會出錯，導致出現(xiàn)誤碼。內置SPI接口可為數(shù)字增益控制提供支持。

 

對于在窄通道中需要更高階調制的應用而言，可以向發(fā)送器中加入擁有更低相位噪聲的外部PLL/VCO，并使內部頻率合成器旁路。

 

圖3顯示了最高支持1.8 GHz帶寬的發(fā)送器芯片的框圖。MSK調制器選項可實現(xiàn)速率高達1.8 Gbps的低成本數(shù)據(jù)傳送，而無需使用高成本、高功耗的DAC。

 

圖3. HMC6300 60 GHz發(fā)送器IC框圖

 

接收器芯片是該器件的輔助器件，同樣經過優(yōu)化，能夠滿足小型蜂窩回程的嚴苛要求。該接收器的特點是能夠將輸入P1dB大幅提升到−20 dBm，并將IIP3提升到−9 dBm，從而處理短程鏈路，短程鏈路中碟形天線具有高增益，會在接收器輸入端產生高信號電平。

 

其他主要特性包括：噪聲系數(shù)在最大增益設置下低至6 dB；可調低通和高通基帶濾波器；合成器與發(fā)送器芯片中的新型合成器相同，能夠在57 GHz到66 GHz頻段支持64 QAM調制；對IF和RF增益的模擬或數(shù)字控制。

 

圖4顯示了接收器芯片的框圖。請注意，該接收器還包含一個AM檢測器，用以解調開關鍵控(OOK)等幅度調制。此外，還可使用FM鑒頻器解調簡單的FM或MSK調制。這就是用于為QPSK恢復正交基帶輸出和解調更復雜的QAM調制的IQ解調器之外的附加功能。

 

圖4. HMC6301 60 GHz接收器IC框圖

 

發(fā)送器和接收器均采用4 mm × 6 mm BGA型晶圓級封裝。借助這些表貼器件，可實現(xiàn)回程應用無線電板的低成本制造。

 

圖5所示的是示例毫米波調制解調器和無線電系統(tǒng)的框圖。除FPGA、調制解調器軟件和毫米波芯片組外，該設計還包含一些其他組件。其中包括雙通道12位1 GSPS ADC；最高2.8 GSPS的四通道16位TxDAC；以及超低抖動時鐘合成器(支持ADC和DAC IC上使用的JESD204B串行數(shù)據(jù)接口)。

 

圖5. 使用Xilinx和ADI IC的示例參考設計演示平臺

 

圖6所示的平臺由Xilinx和ADI公司共同創(chuàng)建，用于演示目的。該實施方案包括Xilinx開發(fā)板上的FPGA調制解調器、工業(yè)標準FMC板(包含ADC、DAC和時鐘芯片)，以及兩塊無線電模塊評估板。

 

圖6. 工作中的演示平臺

 

該演示平臺包括用于調制解調器控制和視覺顯示功能的筆記本電腦，以及用于復制典型毫米波鏈路路徑損耗的可變RF衰減器。開發(fā)板上的FPGA可執(zhí)行WBM256調制解調器固件IP。開發(fā)板上的工業(yè)標準FMC夾層接插件可用于連接基帶板和毫米波無線電板。

 

毫米波模塊可卡合在基帶板上。模塊具備用于60 GHz接口的MMPX連接器以及用于可選用外部本振的SMA連接器。

 

該平臺包含在頻分雙工連接的每個方向對應的250 MHz通道中演示高達1.1 Gbps點對點回程連接所需的全部硬件和軟件。

 

 

由于FPGA高度模塊化且可定制，因而能夠降低為無線回程應用構建平臺的成本。為小型蜂窩回程市場的毫米波調制解調器解決方案選擇商用器件時，請選擇高能效的FPGA/SoC和高性能的寬帶IP內核。高速也是為寬帶通信和開關功能選擇GT時應考慮的一個因素。此解決方案擴展能力出色，支持多種產品種類，包括以每秒數(shù)百兆位運行的低端小型蜂窩回程產品，以及同一硬件平臺上的3.5 Gpbs回程產品。

 

至于無線電部分，收發(fā)器IC封裝在表貼器件中，降低了制造成本。市場上的器件可滿足小型蜂窩部署無線回程需求的功耗、尺寸、靈活性和功能要求。您還可采購專為完善無線回程鏈路配備的高性能數(shù)據(jù)轉換器和時鐘管理IC。

 

本文轉自亞德諾半導體。