【導讀】電子電路設計博大精深，很多人都想能把它學好，但是不是那么容易的，特別是對一些電子菜鳥來說。本文總結了關于電子電路設計的基礎知識，超全面的知識分享，菜鳥們?nèi)腴T必學的哦，趕緊收藏吧！
一、 電子電路的設計基本步驟：
1、 明確設計任務要求：
充分了解設計任務的具體要求如性能指標、內(nèi)容及要求，明確設計任務。
2、 方案選擇：
根據(jù)掌握的知識和資料，針對設計提出的任務、要求和條件，設計合理、可靠、經(jīng)濟、可行的設計框架，對其優(yōu)缺點進行分析，做到心中有數(shù)。
3、 根據(jù)設計框架進行電路單元設計、參數(shù)計算和器件選擇：
具體設計時可以模仿成熟的電路進行改進和創(chuàng)新，注意信號之間的關系和限制；接著根據(jù)電路工作原理和分析方法，進行參數(shù)的估計與計算；器件選擇時，元器件的工作、電壓、頻率和功耗等參數(shù)應滿足電路指標要求，元器件的極限參數(shù)必須留有足夠的裕量，一般應大于額定值的1.5倍，電阻和電容的參數(shù)應選擇計算值附近的標稱值。
4、 電路原理圖的繪制：
電路原理圖是組裝、焊接、調(diào)試和檢修的依據(jù)，繪制電路圖時布局必須合理、排列均勻、清晰、便于看圖、有利于讀圖；信號的流向一般從輸入端或信號源畫起，由左至右或由上至下按信號的流向依次畫出務單元電路，反饋通路的信號流向則與此相反；圖形符號和標準，并加適當?shù)臉俗?；連線應為直線，并且交叉和折彎應最少，互相連通的交叉處用圓點表示，地線用接地符號表示。
二、 電子電路的組裝
電路組裝通常采用通用印刷電路板焊接和實驗箱上插接兩種方式，不管哪種方式，都要注意：
1. 集成電路：
認清方向，找準第一腳，不要倒插，所有IC的插入方向一般應保持一致，管腳不能彎曲折斷；
2. 元器件的裝插：
去除元件管腳上的氧化層，根據(jù)電路圖確定器件的位置，并按信號的流向依次將元器件順序連接；
3. 導線的選用與連接：
導線直徑應與過孔（或插孔）相當，過大過細均不好；為檢查電路方便，要根據(jù)不同用途，選擇不同顏色的導線，一般習慣是正電源用紅線，負電源用藍線，地線用黑線，信號線用其它顏色的線；連接用的導線要求緊貼板上，焊接或接觸良好，連接線不允許跨越IC或其他器件，盡量做到橫平豎直，便于查線和更換器件，但高頻電路部分的連線應盡量短；電路之間要有公共地。
4. 在電路的輸入、輸出端和其測試端應預留測試空間和接線柱，以方便測量調(diào)試；
5. 布局合理和組裝正確的電路，不僅電路整齊美觀，而且能提高電路工作的可靠性，便于檢查和排隊故障。
[page]
三、 電子電路調(diào)試
實驗和調(diào)試常用的儀器有：萬用表、穩(wěn)壓電源、示波器、信號發(fā)生器等。調(diào)試的主要步驟。
1. 調(diào)試前不加電源的檢查
對照電路圖和實際線路檢查連線是否正確，包括錯接、少接、多接等；用萬用表電阻檔檢查焊接和接插是否良好；元器件引腳之間有無短路，連接處有無接觸不良，二極管、三極管、集成電路和電解電容的極性是否正確；電源供電包括極性、信號源連線是否正確；電源端對地是否存在短路（用萬用表測量電阻）。
若電路經(jīng)過上述檢查，確認無誤后，可轉入靜態(tài)檢測與調(diào)試。
2. 靜態(tài)檢測與調(diào)試
斷開信號源，把經(jīng)過準確測量的電源接入電路，用萬用表電壓檔監(jiān)測電源電壓，觀察有無異?，F(xiàn)象：如冒煙、異常氣味、手摸元器件發(fā)燙，電源短路等，如發(fā)現(xiàn)異常情況，立即切斷電源，排除故障；
如無異常情況，分別測量各關鍵點直流電壓，如靜態(tài)工作點、數(shù)字電路各輸入端和輸出端的高、低電平值及邏輯關系、放大電路輸入、輸出端直流電壓等是否在正常工作狀態(tài)下，如不符，則調(diào)整電路元器件參數(shù)、更換元器件等，使電路最終工作在合適的工作狀態(tài)；
對于放大電路還要用示波器觀察是否有自激發(fā)生。
3. 動態(tài)檢測與調(diào)試
動態(tài)調(diào)試是在靜態(tài)調(diào)試的基礎上進行的，調(diào)試的方法地在電路的輸入端加上所需的信號源，并循著信號的注射逐級檢測各有關點的波形、參數(shù)和性能指標是否滿足設計要求，如必要，要對電路參數(shù)作進一步調(diào)整。發(fā)現(xiàn)問題，要設法找出原因，排除故障，繼續(xù)進行。（詳見檢查故障的一般方法）
4. 調(diào)試注意事項
?。?）正確使用測量儀器的接地端，儀器的接地端與電路的接地端要可靠連接；
?。?）在信號較弱的輸入端，盡可能使用屏蔽線連線，屏蔽線的外屏蔽層要接到公共地線上，在頻率較高時要設法隔離連接線分布電容的影響，例如用示波器測量時應該使用示波器探頭連接，以減少分布電容的影響。
?。?）測量電壓所用儀器的輸入阻抗必須遠大于被測處的等效阻抗。
（4）測量儀器的帶寬必須大于被測量電路的帶寬。
?。?）正確選擇測量點和測量
?。?）認真觀察記錄實驗過程，包括條件、現(xiàn)象、數(shù)據(jù)、波形、相位等。
?。?）出現(xiàn)故障時要認真查找原因。
[page]
四、 電子電路故障檢查的一般方法
對于新設計組裝的電路來說，常見的故障原因有：
?。?）實驗電路與設計的原理圖不符；元件使用不當或損壞；
?。?）設計的電路本身就存在某些嚴重缺點，不能滿足技術要求，連線發(fā)生短路和開路；
?。?）焊點虛焊，接插件接觸不良，可變電阻器等接觸不良；
（4）電源電壓不合要求，性能差；
?。?）儀器作用不當；
?。?）接地處理不當；
?。?）相互干擾引起的故障等。
檢查故障的一般方法有：直接觀察法、靜態(tài)檢查法、信號尋跡法、對比法、部件替換法旁路法、短路法、斷路法、暴露法等，下面主要介紹以下幾種：
1. 直接觀察法和信號檢查法：與前面介紹的調(diào)試前的直觀檢查和靜態(tài)檢查相似，只是更有目標針對性。
2. 信號尋跡法：在輸入端直接輸入一定幅值、頻率的信號，用示波器由前級到后級逐級觀察波形及幅值，如哪一級異常，則故障就在該級；對于各種復雜的電路，也可將各單元電路前后級斷開，分別在各單元輸入端加入適當信號，檢查輸出端的輸出是否滿足設計要求。
3. 對比法：將存在問題的電路參數(shù)與工作狀態(tài)和相同的正常電路中的參數(shù)（或理論分析和仿真分析的電流、電壓、波形等參數(shù)）進行比對，判斷故障點，找出原因。
4. 部件替換法：用同型號的好器件替換可能存在故障的部件。
5. 加速暴露法：有時故障不明顯，或時有時無，或要較長時間才能出現(xiàn)，可采用加速暴露法，如敲擊元件或電路板檢查接觸不良、虛焊等，用加熱的方法檢查熱穩(wěn)定性差等等。
五、 電子電路設計性實驗報告
設計性實驗報告主要包括以下幾點：
1. 課題名稱
2. 內(nèi)容摘要
3. 設計內(nèi)容及要求
4. 比較和選擇的設計方案
5. 單元電路設計、參數(shù)計算和器件選擇
6. 畫出完整的電路圖。并說明電路的工作原理
7. 組裝調(diào)試的內(nèi)容，如使用的主要儀器和儀表、調(diào)試電路的方法和技巧、測試的數(shù)據(jù)和波形并與計算結果進行比較分析、調(diào)試中出現(xiàn)的故障、原因及排除方法
8. 總結設計電路的特點和方案的優(yōu)缺點，指出課題的核心及實用價值，提出改進意見和展望
9. 列出元器件清單
10. 列出參考文獻
11. 收獲、體會
實際撰寫時可根據(jù)具有情況作適當調(diào)整。
[page]
六、 電子電路干擾的抑制
1. 干擾源
電子電路工作時，往往在有用信號之外還存在一些令人頭痛的干擾源，有的產(chǎn)生于電子電路內(nèi)部，有的產(chǎn)生于外部。外部的干擾主要有：高頻電器產(chǎn)生的高頻干擾、電源產(chǎn)生的工頻干擾、無線電波的干擾；內(nèi)部的干擾主要有：交流聲、不同信號之間的互相感應、調(diào)制，寄生振蕩、熱噪聲、因阻抗不匹配產(chǎn)生的波形畸變或振蕩。
2. 降低內(nèi)部干擾的措施
（1） 元器件布局： 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。
（2） 電源線設計：根據(jù)印制線路板電流的大小，盡量加租電源線寬度，減少環(huán)路電阻。 同時、使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強抗噪聲能力。
（3） 地線設計：在電子設備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題（詳細方法見下節(jié)接地）。
（4） 退藕電容配置線路板設計的常規(guī)做法之一是在線路板的各個關鍵部位配置適當?shù)耐伺弘娙荨Ｍ伺弘娙莸囊话闩渲迷瓌t是：
電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uF以上的更好。
原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙 不夠，可每4~8個芯片布置一個1 ~ 10pF的但電容。
對于抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在芯片 的電源線和地線之間直接接入退藕電容。
電容引線不能太長，尤其是高頻旁路電容不能有引線。
此外，還應注意以下兩點：
在印制板中有接觸器、繼電器、 按鈕等元件時。操作它們時均會產(chǎn)生較大火花放電，必須采用附圖所示的 RC 電路 來吸收放電電流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF.
CMOS的輸入阻抗很高， 且易受感應，因此在使用時對不用端要接地或接正電源。
3. 降低外部干擾的措施有：
（1） 遠離干擾源或進行屏蔽處理；
（2） 運用濾波器降低外界干擾。
七、 接地
接地分安全接地、工作接地，這里所談的是工作接地，設計接地點就是要盡可能減少各支路電流之間的相互耦合干擾，主要方法有：單點接地、串聯(lián)接地、平面接地。在電子設備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子設備中地線結構大致有系統(tǒng)地、機殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：
1. 正確選擇單點接地與多點接地
在低頻電路中，信號的工作頻率小于1MHz,它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。高頻電路宜采用多點串聯(lián)接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。當工作頻率在1~10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20,否則應采用多點接地法。
2.將數(shù)字電路與模擬電路分開
電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。
3. 盡量加粗接地線
若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩(wěn)，抗噪聲性能變壞。因此應將接地線盡量加粗。
4. 將接地線構成閉環(huán)路
設計只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結構成環(huán)路，則會縮小電位差值，提高電子設備的抗噪聲能力。
