另外，許多系統(tǒng)已經開始從機械定位型靜態(tài)拋物線天線轉向有源相控陣天線。在增強的技術和更高集成度的推動下，元件尺寸得以大幅減小，已能滿足Ka頻段的需求。通過在沿干擾信號方向的天線方向圖中形成零位，相控陣技術還能提高降干擾性能。

 

下面將簡要描述現(xiàn)有收發(fā)器架構中存在的一些折衷選項，以及不同類型的架構在不同類型的系統(tǒng)中的適用性。本分析將分解介紹衛(wèi)星系統(tǒng)的部分關鍵技術規(guī)格，以及如何從這些系統(tǒng)級技術規(guī)格獲得收發(fā)器信號鏈層各組件的規(guī)格。

 

 

從宏觀層面來看，衛(wèi)星通信系統(tǒng)需要維持一定的載噪比(CNR)，此為鏈路預算計算的結果。維持該CNR可以保證一定的誤碼率(BER)。需要的CNR取決于多種因素，如糾錯、信息編碼、帶寬和調制類型。確定CNR要求之后，就可以依據(jù)高層系統(tǒng)要求向下分解得到各個接收器與發(fā)射器的技術規(guī)格。一般地，首先得到的是收發(fā)器的增益-系統(tǒng)噪聲溫度(G/T)品質因數(shù)和發(fā)射器的有效全向輻射功率(EIRP)。

 

對于接收器，要從G/T得到低層接收器信號鏈規(guī)格，系統(tǒng)設計師需要知道天線增益和系統(tǒng)噪聲溫度，該值為天線指向與接收器噪聲溫度的函數(shù)，如等式1所示。基于此，可以用等式2得到接收器溫度。

 

 

 

然后可以用等式3計算接收器信號鏈的噪聲指數(shù)：

 

 

獲知接收器噪聲指數(shù)以后，可以進行級聯(lián)分析，確保信號鏈是否符合這些必要技術規(guī)格的要求，以及是否需要進行調整。

 

對于接收器，首先基于接收器的距離（地到衛(wèi)星或衛(wèi)星到地的距離）和接收器靈敏度確定需要的EIRP。獲知EIRP要求之后，需要在發(fā)射信號鏈的輸出功率與天線增益之間做出折衷。對于高增益天線，可以減小發(fā)射器的功耗和尺寸，但其代價是增加天線尺寸。EIRP通過等式4計算。

 

 

只要謹慎選擇信號鏈所用組件，就能維持輸出功率不變，并且不會導致其他重要參數(shù)下降，例如干擾其他系統(tǒng)的輸出噪聲和帶外射頻能量。

 

發(fā)射器和接收器的其他重要技術規(guī)格包括：

 

 

圖1. 架構比較，(a) 高中頻（集成TRx），(b) 雙變頻超外差架構（帶GSPS ADC），(c) 單變頻超外差架構（帶GSPS ADC），(d) 直接變頻（帶I/Q混頻器）。

 

在信號鏈的設計過程中，務必記住這些和其他技術規(guī)格，以確保設計出能滿足任何給定應用需求的高性能系統(tǒng)，無論是寬帶多載波聚合集線器還是單個窄帶手持式衛(wèi)星通信終端。

 

 

確定高層技術規(guī)格以后即可決定采用哪種信號鏈架構。前面列出過并且可能對架構產生重大影響的一個關鍵技術規(guī)格是瞬時帶寬。該規(guī)格會影響接收器的模數(shù)轉換器(ADC)和發(fā)射器的數(shù)模轉換器(DAC)。為了實現(xiàn)高瞬時帶寬，必須以更高的速率對數(shù)據(jù)轉換器采樣，結果一般會推高整個信號鏈的功耗，但是，如果從單位功耗(W/GHz)來看，則會降低功耗。

 

對于帶寬不足100 Mhz的系統(tǒng)，許多情況下最好采用類似于圖1a的基礎架構。該架構將標準下變頻級與集成式直接變頻收發(fā)器芯片結合起來。集成的收發(fā)器可實現(xiàn)超高的集成度，從而大幅減小尺寸和功耗。

 

為了達到1.5 Ghz的帶寬，可以將經典的雙變頻超外差架構與最先進的ADC技術結合起來；如圖1b所示。這是一種成熟的高性能架構，集成的變頻級用于濾除無用的雜散信號。根據(jù)收到的頻段，用一個下變頻級將接收的信號轉換成中頻(IF)，然后用另一個下變頻級將最終的中頻信號轉換成ADC可以數(shù)字化的低頻信號。最終中頻越低，ADC性能越高，但其代價是會增加濾波要求。一般地，受組件數(shù)量增加影響，該架構是本文所提四個選項中尺寸最大、功耗最高的架構。

 

與其類似的選項如圖1c所示，圖中是一個單次變頻級，用于將信號轉換成高中頻，再由GSPS ADC采樣。該架構利用了ADC能數(shù)字化的更多射頻帶寬，幾乎不會導致性能下降。市場上最新的GSPS ADC可以對最高9 Ghz的射頻頻率直接采樣。在本選項中，中頻中心在4 Ghz和5 Ghz之間，可在信號鏈濾波要求與ADC要求之間達到最佳平衡。

 

最后一個選項如圖1d所示。該架構的瞬時帶寬增幅甚至更大，但其代價是非常復雜，并且有可能導致性能下滑。這是一種直接變頻架構，采用一個無源I/Q混頻器，后者可以在基帶上輸出兩個相互偏移90°的中頻。然后用一個雙通道GSPS ADC對各I和Q路進行數(shù)字化。在這種情況下，可以獲得最高達3 Ghz的瞬時帶寬。該選項的主要挑戰(zhàn)是在信號通過混頻器、低通濾波器和ADC驅動器傳播時，要在I和Q路徑之間維持正交平衡。根據(jù)具體的CNR要求，這種折衷可能是可以接受的。

 

以上從宏觀層面簡要介紹了這些接收器架構的工作原理。列表并未窮盡所有情況，也可以把各種選項綜合起來使用。雖然比較未涉及發(fā)射信號鏈，但圖1中的每個選項都有一個對應的發(fā)射信號鏈，其折衷情況也相似。

 

 

以上討論了各種架構的優(yōu)點和不足，接下來，我們可以將這些知識運用到真實的信號鏈示例當中。目前，許多衛(wèi)星通信系統(tǒng)都運行在Ka頻段，以減小天線尺寸、提高數(shù)據(jù)速率。在高吞吐量衛(wèi)星系統(tǒng)中，這一點尤其重要。以下是采用不同架構的示例，我們將對其進行更加詳細的比較。

 

對于要求100 Mhz以下瞬時帶寬的系統(tǒng)，如甚小孔徑終端(VSAT)，可以采用集成收發(fā)器芯片的高中頻架構(AD9371)，如圖2所示。該設計可以實現(xiàn)低噪聲指數(shù)，并且由于具有高集成度，所以其設計尺寸最小?，F(xiàn)將其性能總結于表1中。

 

圖2. 高中頻（集成TRx），帶寬最高100 MHz。

 

作為衛(wèi)星通信系統(tǒng)多個用戶的集線器，這些系統(tǒng)可能要同時處理多個載波信號。這種情況下，每個接收器的帶寬或帶寬/功率就變得非常重要。圖3所示信號鏈采用一款高速ADC，即AD9208，這是最近發(fā)布的一款高采樣速率ADC，可以數(shù)字化最高1.5 Ghz的瞬時帶寬。在本例中，為了實現(xiàn)1 Ghz的瞬時帶寬，中頻被置于4.5 GHz。這里可實現(xiàn)的帶寬取決于位于ADC之前的抗混疊濾波器的濾波要求，但一般局限于奈奎斯特區(qū)的~75%（采樣速率的一半）。

 

圖3. 用GSPS ADC單下變頻至高中頻。

 

在要求最高瞬時帶寬并且可能以犧牲CNR為代價的系統(tǒng)中，可以采用圖4所示信號鏈。該信號鏈采用一個I/Q混頻器，即HMC8191HMC8191，其鏡像抑制性能為~25 dBc。在這種情況下，鏡像抑制性能受到I和Q輸出通道間幅度和相位平衡的限制。在不采用更先進的正交誤差校正(QEC)技術的情況下，這是該信號鏈的限制因素。該信號鏈的性能總結見表1。需要注意的是，NF和IP3性能與其他選項類似，但功率/GHz指標則為三者中最低，并且從任意時間可以利用的帶寬量來看，其尺寸也屬最佳狀態(tài)。

 

圖4. 用I/Q混頻器和GSPS ADC實現(xiàn)直接變頻。

 

這里給出的三種接收選項如下表所示，但需要注意的是，該表并未列出全部可能選項。這里的總結旨在展示各種信號鏈選項之間的差異。在任何給定系統(tǒng)中，最終的最優(yōu)信號鏈既可能是三者之一，也可能是任意選項的綜合運用。

 

表1. Ka頻段接收器詳情比較

 

另外，雖然表中只顯示了接收器端的情況，但發(fā)射器信號鏈也存在類似的折衷情況。一般地，系統(tǒng)從超外差架構轉向直接變頻架構后，需要在帶寬與性能之間進行折衷。

 

 

在數(shù)據(jù)被ADC或收發(fā)器數(shù)字化以后，必須通過數(shù)字接口交給系統(tǒng)處理。這里提到的所有數(shù)據(jù)轉換器都采用了高速JESD204b標準，從數(shù)據(jù)轉換器接收信號，然后把信號打包組幀，再通過少量走線進行傳輸。芯片的數(shù)據(jù)速率因系統(tǒng)要求而異，但這里提到的所有器件都有用于抽取和頻率轉換的數(shù)字功能，能夠適應不同數(shù)據(jù)速率，以滿足不同系統(tǒng)要求。該規(guī)格在JESD204b通道上最高支持12.5 GSPS的速率，傳輸大量數(shù)據(jù)的高帶寬系統(tǒng)即充分利用了這一點。有關這些接口的詳細描述請參閱AD9208和AD9371的數(shù)據(jù)手冊。另外，F(xiàn)PGA的選擇必須考慮該接口。供應商（如Xilinx®和Altera®）提供的許多FPGA目前已經在其器件中集成該標準，為與這些數(shù)據(jù)轉換器的集成提供了便利條件。

 

 

本文詳細介紹了各種折衷情況，并就Ka頻段衛(wèi)星通信系統(tǒng)適用的信號鏈列舉了一些例子。還介紹了幾種架構選項，包括利用集成式收發(fā)器AD9371的高中頻單次變頻選項，用GSPS ADC取代集成收發(fā)器以提高瞬時帶寬的類似架構，以及可以提高帶寬但會降低鏡像抑制性能的直接變頻架構。介紹的信號鏈雖然可以直接使用，但建議以其為基礎進行設計。根據(jù)具體的系統(tǒng)級應用，會出現(xiàn)不同的要求，隨著設計工作的推進，信號鏈的選擇會越來越明晰。

 

本文轉載自亞德諾半導體。